(19)国家知识产权局(12)发明专利申请(10)申请公布号(43)申请公布日(21)申请号1.7(22)申请日2021.12.06(71)申请人圣邦微电子(北京)股份有限公司地址100089北京市海淀区西三环北路87号11层4-1106(72)发明人(74)专利代理机构北京成创同维知识产权代理有限公司11449专利代理师(51)Int.Cl.G05F1/56(2006.01)(54)发明名称欠压保护电路(57)摘要本公开提供了一种欠压保护电路,其利用参考电压产生模块响应于指示信号,根据电源端接入的电源电压生成第一参考电压,并通过基准电压产生模块提供第一基准电压,并根据第一参考电压与该第一基准电压调整其自身电路状态,以生成第二参考电压,且该第二参考电压与第一基准电压成比例,其输出模块可响应于前述的指示信号,根据对第一基准电压和第一参考电压比较生成的第一电压信号,以及根据第二参考电压控制生成的第二电压信号的逻辑控制,生成输出电压信号,以此通过建立电压指示信号和产生基准电压的逻辑关联,能够保证输出电压信号的建立不会受任何寄生参数的影响,同时能正确指示后级电路,以提高电路的准确性和稳定能力。权利要求书2页说明书5页附图4页CN1162251151.一种欠压保护电路,其特征是,包括:参考电压产生模块,所述参考电压产生模块响应于指示信号,根据电源端接入的电源电压生成第一参考电压;基准电压产生模块,用于提供第一基准电压,并根据第一参考电压与该第一基准电压调整其自身电路状态,以生成第二参考电压,且所述第二参考电压与所述第一基准电压成比例;输出模块,具有接入所述第一基准电压的第一输入端、接入所述第一参考电压的第二输入端、接入所述第二参考电压的第三输入端,以及提供输出电压信号的输出端,其中,所述输出模块响应于所述指示信号,根据对所述第一基准电压和所述第一参考电压比较生成的第一电压信号,以及根据所述第二参考电压控制生成的第二电压信号的逻辑控制,生成所述输出电压信号。2.依据权利要求1所述的欠压保护电路,其特征是,所述指示信号的高电平有效,低电平无效。3.依据权利要求2所述的欠压保护电路,其特征是,所述指示信号在所述电源电压上电完成的稳定状态维持其高电平状态。4.依据权利要求3所述的欠压保护电路,其特征是,所述基准电压产生模块包括:驱动晶体管,所述驱动晶体管的第一端连接电源端接入所述电源电压,第二端提供所述第一基准电压;电阻串,所述电阻串连接在所述驱动晶体管的第二端与地之间;误差放大器,所述误差放大器的正输入端接入所述第一参考电压,负输入端连接在所述电阻串之间的连接节点之一,输出端连接所述驱动晶体管的控制端,其中,所述电阻串之间的连接节点之一用于提供所述第二参考电压。5.依据权利要求4所述的欠压保护电路,其特征是,所述输出模块包括:比较器,所述比较器的正输入端作为所述第二输入端连接所述参考电压产生模块的输出端,接入所述第一参考电压,负输入端作为所述第一输入端连接所述驱动晶体管的第二端,接入所述第一基准电压,输出端用于提供所述第一电压信号。6.依据权利要求5所述的欠压保护电路,其特征是,所述输出模块还包括:第一电流源和第一晶体管,所述第一电流源和所述第一晶体管串联连接在所述第一输入端与地之间,且二者的连接节点提供所述第二电压信号,所述第一晶体管的控制端作为所述第三输入端接入所述第二参考电压。7.依据权利要求6所述的欠压保护电路,其特征是,所述输出模块还包括:或非门、第一非门和第二晶体管,所述或非门和所述第一非门依次串联连接在所述比较器的输出端与所述第二晶体管的控制端之间,且所述或非门的输入端分别接入所述第一电压信号和所述第二电压信号,所述第二晶体管的第一端提供第三电压信号,第二端接地;第二电流源和第一电容,所述第二电流源和所述第一电容串联连接在所述第一输入端与地之间,且二者之间的连接节点接入所述第三电压信号。8.依据权利要求7所述的欠压保护电路,其特征是,所述输出模块还包括:第二非门和第三非门,所述第二非门的输入端接入所述第三电压信号,输出端连接所述第三非门,所述第三非门的输出端用于提供所述输出电压信号;CN116225115第三晶体管,所述第三晶体管的第一端连接所述第一输入端,第二端连接所述第二非门的输入端,控制端连接所述第二非门的输出端。9.依据权利要求8所述的欠压保护电路,其特征是,所述驱动晶体管、所述第一晶体管、所述第二晶体管和所述第三晶体管的其中任一为金属氧化物半导体场效应晶体管。10.根据权利要求9所述的欠压保护电路,其特征是,所述驱动晶体管和所述第三晶体管为P沟道型的金属氧化物半导体场效应晶体管,且所述第一晶体管和所述第二晶体管为N沟道型的金属氧化物半导体场效应晶体管。CN116225115欠压保护电路技术领域[0001]本公开涉及集成电路技术领域,具体涉及一种欠压保护电路。背景技术[0002]传统的欠压保护电路100,如图1所示,通过电压指示信号EN选择一些关键节点,比如参考电压Vbg,电源上电后电压指示信号EN再上电,同时判断两个条件,比较器COMP建立好节点A处的正确指示点平,参考电压Vbg建立好节点B处的正确指示点平,来保证节点C处正常建立延迟时间,使该欠压保护电路100在输出节点E处的输出信号能够正确指示,理论上保证不会出错。[0003]但是有的情况下会出错,因为基准电压Vreg和参考电压Vbg都是通过电压指示信号EN控制的,参考电压Vbg越高,基准电压Vreg越高,参考电压Vbg稳定1.2V时基准电压Vreg稳定在5V,实际上参考电压Vbg的建立要比基准电压Vreg快一些,由于寄生参数影响,会出现参考电压Vbg建立足以使NMOS管M1导通且基准电压Vreg还不足以让该欠压保护电路100正常工作的情况,那么基准电压Vreg再上升过程中NMOS管M1的作用就没有了,如果这时比较器COMP发生误动作,那么会导致后面的NMOS管M2始终没开启,此时由于基准电压Vreg刚上电,节点D处对地有寄生电容,初始是低电平状态,导致PMOS管M3瞬间导通(PMOS管M3不可以去掉,因为节点C处的电压上升慢,通过其构建的正反馈结构以防止节点C后面的反相器INV1在阈值附近发生抖动),可以把电容C1充满,当同时触发以上条件后,该欠压保护电路100的输出在基准电压Vreg建立过程中一直是高电平状态,对后面的电路没有了清零动作,如图2所示,最后会导致芯片在上电过程中出现故障。[0004]因此,传统的欠压保护电路中涉及信号比较多,在实际芯片中会由于各种寄生会导致某些信号出错,最后导致欠压保护电路输出信号没有正确指示,易造成误动作和上电故障的问题。发明内容[0005]未解决上述技术问题,本公开提供了一种欠压保护电路。[0006]本公开提供了一种欠压保护电路,其包括:[0007]参考电压产生模块,该参考电压产生模块响应于指示信号,根据电源端接入的电 源电压生成第一参考电压; [0008] 基准电压产生模块,用于提供第一基准电压,并根据第一参考电压与该第一基准 电压调整其自身电路状态,以生成第二参考电压,且该第二参考电压与第一基准电压成比 [0009]输出模块,具有接入第一基准电压的第一输入端、接入第一参考电压的第二输入 端、接入第二参考电压的第三输入端,以及提供输出电压信号的输出端, [0010] 其中,该输出模块响应于前述的指示信号,根据对第一基准电压和第一参考电压 比较生成的第一电压信号,以及根据第二参考电压控制生成的第二电压信号的逻辑控制, CN116225115 生成前述的输出电压信号。[0011] 优选地,前述的指示信号的高电平有效,低电平无效。 [0012] 优选地,前述的指示信号在电源电压上电完成的稳定状态维持其高电平状态。 [0013] 优选地,前述的基准电压产生模块包括: [0014] 驱动晶体管,该驱动晶体管的第一端连接电源端接入电源电压,第二端提供前述 的第一基准电压; [0015] 电阻串,该电阻串连接在该驱动晶体管的第二端与地之间; [0016] 误差放大器,该误差放大器的正输入端接入第一参考电压,负输入端连接在电阻 串之间的连接节点之一,输出端连接驱动晶体管的控制端, [0017] 其中,该电阻串之间的连接节点之一用于提供前述的第二参考电压。 [0018] 优选地,前述的输出模块包括: [0019] 比较器,该比较器的正输入端作为前述的第二输入端连接参考电压产生模块的输 出端,接入第一参考电压,负输入端作为前述的第一输入端连接驱动晶体管的第二端,接入 第一基准电压,输出端用于提供前述的第一电压信号。 [0020] 优选地,前述的输出模块还包括: [0021] 第一电流源和第一晶体管,该第一电流源和第一晶体管串联连接在前述第一输入 端与地之间,且二者的连接节点提供前述的第二电压信号,该第一晶体管的控制端作为前 述的第三输入端接入第二参考电压。 [0022] 优选地,前述的输出模块还包括: [0023] 或非门、第一非门和第二晶体管,该或非门和第一非门依次串联连接在比较器的 输出端与第二晶体管的控制端之间,且该或非门的输入端分别接入第一电压信号和第二电 压信号,该第二晶体管的第一端提供第三电压信号,第二端接地; [0024] 第二电流源和第一电容,该第二电流源和第一电容串联连接在前述第一输入端与 地之间,且二者之间的连接节点接入前述的第三电压信号。 [0025] 优选地,前述的输出模块还包括: [0026] 第二非门和第三非门,该第二非门的输入端接入前述的第三电压信号,输出端连 接第三非门,该第三非门的输出端用于提供前述的输出电压信号; [0027] 第三晶体管,该第三晶体管的第一端连接前述的第一输入端,第二端连接第二非 门的输入端,控制端连接第二非门的输出端。 [0028] 优选地,前述的驱动晶体管、第一晶体管、第二晶体管和第三晶体管的其中任一为 金属氧化物半导体场效应晶体管。 [0029] 优选地,前述的驱动晶体管和第三晶体管为P沟道型的金属氧化物半导体场效应 晶体管, [0030] 且第一晶体管和第二晶体管为N沟道型的金属氧化物半导体场效应晶体管。 [0031] 本公开提供的一种欠压保护电路,其利用参考电压产生模块响应于指示信号,根 据电源端接入的电源电压生成第一参考电压,并通过基准电压产生模块提供第一基准电 压,并根据第一参考电压与该第一基准电压调整其自身电路状态,以生成第二参考电压,且 该第二参考电压与第一基准电压成比例,其输出模块可响应于前述的指示信号,根据对第 一基准电压和第一参考电压比较生成的第一电压信号,以及根据第二参考电压控制生成的 CN116225115 第二电压信号的逻辑控制,生成输出电压信号,以此通过建立电压指示信号和产生基准电压的逻辑关联,能够保证输出电压信号的建立不会受任何寄生参数的影响,使该欠压保护 电路输出的信号可以正确指示后级电路,以提高电路的准确性和稳定能力。 附图说明 [0032] 通过以下参照附图对本公开实施例的描述,本公开的上述以及其他目的、特征和 优点将更为清楚。 [0033] 图1示出现有技术中的欠压保护电路的结构示意图; [0034] 图2示出图1所示欠压保护电路中各个节点信号的波形示意图; [0035] 图3示出本公开实施例提供的欠压保护电路的结构示意图; [0036] 图4示出图3所示欠压保护电路中各个节点信号的波形示意图。 具体实施方式 [0037] 为便于理解本公开,下面将参照相关附图对本公开进行更全面的描述。附图中 给出了本公开的较佳实施例。但是,本公开能够最终靠不同的形式来实现,并不限于本文所描 述的实施例。相反的,提供这些实施例的目的是使对本公开内容的理解更加透彻全面。 [0038] 除非另有定义,本文所使用的所有的技术和科学术语与属于本公开的技术领域的 技术人员通常理解的含义相同。在本公开的说明书里面所使用的术语仅仅是为了描述具体的实 施例的目的,不是旨在于限制本公开。